CLAMP CIRCUIT AND SYNCHRONIZING SEPARATOR CIRCUIT USING THE CIRCUIT

Publication number: JP10013712 Publication date: 1998-01-16

Inventor: OOO KATSUHISA; TSUBAKI AKIHIRO; MANO KENICHI; NISHI TSUYOTOSHI

Applicant: SONY CORP

Classification:

- international: H04N5/08; H04N5/16; H04N5/08; H04N5/16; (IPC1-7): H04N5/16; H04N5/08


- European:

Application number: JP19960189386 19960718

Priority number(s): JP19960189386 19960718; JP19960107867 19960426

Abstract of **JP10013712**

PROBLEM TO BE SOLVED: To realize a synchronizing separator circuit in which production of jitter is suppressed, its capacitor is built in an IC by decreasing the capacitance of the capacitor, the number of IC terminals is reduced, the circuit configuration is simplified and the power consumption is reduced. SOLUTION: A detector DET1 operated for an active period of a clamp pulse CLMP and a clamp pulse detector DET2 operated for an inactive period of the clamp pulse CLMP are provided to the synchronizing separator circuit. When no synchronizing signal is inputted, the detector DET2 clamps the output level of the clamp circuit to be a clamp DC voltage VDC. When the synchronizing signal is inputted, the detector DET1 is used to set a level at an output terminal TS to the clamp DC voltage VDC. Then a leakage adjustment section 10 suppresses the occurrence of a horizontal sag, then the generation of jitter is suppressed and the capacitance of a capacitor C1 is reduced and the capacitor is built in an IC and the number of terminals of the IC is decreased.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-13712

(43)公開日 平成10年(1998)1月16日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ		技	術表示箇所
H04N	5/16			H04N	5/16	A	
	5/08				5/08	Z	


審査請求 未請求 請求項の数5 OL (全 9 頁)

		PR - PR-1946-514	MAN MARKOWO OL (E D K)
(21)出願番号	特顯平8-189386	(71)出顧人	000002185
			ソニー株式会社
(22)出顧日	平成8年(1996)7月18日		東京都品川区北品川6丁目7番35号
		(72)発明者	大尾 桂久
(31)優先権主張番号	特願平8 107867		鹿児島県国分市野口北5番1号 ソニー国
(32)優先日	平 8 (1996) 4 月26日		分株式会社内
(33)優先権主張国	日本(JP)	(72)発明者	椿 昭浩
			東京都品川区北島川6丁目7番35号 ソニ
			一株式会社内
		(72)発明者	真野 憲一
			鹿児島県国分市野口北5番1号 ソニー国
			分株式会社内
		(74)代理人	弁理士 佐藤 隆久
			最終頁に続く
		1	

(54) 【発明の名称】 クランプ回路およびそれを用いた同期分離回路

(57)【要約】

【課題】 ジッターの発生を抑制でき、キャパシタの容量を小さくすることによりキャパシタをICに内蔵でき、ICの端子数を削減でき、回路の構成を簡単化でき、消費電力の低減を図れる同期分離回路を実現する。 【解決手段】 クランプパルスCLMPのアクティブ期間中に動作するディテクタDET」とクランプパルスCLMPの非アクティブ期間中に動作するディテクタDET」を設け、同期信号が入力されていないとき、ディテクタDET」によりクランプ回路の出力レベルをクランで直流電圧 V_{DC} に設定し、同期信号が入力されたとき、ディテクタDET」により出力端子T。のレベルをクランプ直流電圧 V_{DC} に設定し、リーク調整部10により水平サグの発生を抑制するので、ジッターの発生を抑制でき、キャパシタを1Cに内蔵でき、ICの端子数を削減できる。



【特許請求の範囲】

【請求項1】 主信号と当該主信号とは異なるレベルにある同期信号を含む複合信号に、上記同期信号を分離するための直流電圧を入力ノードのレベルに基づきクランプした出力信号を得る第1の回路と、

複合信号の入力状態に応じて、上記入力ノードのレベル をあらかじめ設定した基準レベルに調整する第2の回路 とを有するクランプ回路。

【請求項2】 上記第2の回路は、上記複合信号の入力 期間中に、上記入力ノードのレベルが上記基準レベル以 下のとき、当該基準レベルまで上昇させ、上記基準レベ ル以上のとき、当該基準レベルまで降下させる第1のレ ベル調整回路と、

上記複合信号の無入力期間中に、上記入力ノードのレベルが上記基準レベル以下のとき、当該入力ノードのレベルを上記基準レベルに保持する第2のレベル調整回路とを有する請求項1記載のクランプ回路。

【請求項3】 上記複合信号の入力端子と上記入力ノードとの間に接続されたキャパシタを有し、

上記第1の回路は、一方の入力端子が上記入力ノードに接続され、他方の入力端子がクランプ回路の出力端子に接続された第1の差動増幅回路からなり、

上記第1のレベル調整回路は、一方の入力端子が上記出力端子に接続され、他方の入力端子が基準電圧源に接続された第2の差動増幅回路からなり、

上記第2のレベル調整回路は、一方の入力端子が上記出力端子に接続され、他方の入力端子が上記基準電圧源に接続された第3の差動増幅回路からなる請求項2記載のクランプ回路。

【請求項4】 上記入力ノードに接続され、当該入力ノードに上記第1の差動増幅回路を構成するトランジスタのベース電流に相当する電流を供給する電流供給回路を有する請求項3記載のクランプ回路。

【請求項5】 請求項2に記載のクランプ回路と、

上記クランプ回路により得た出力信号と所定の電圧レベルとを比較し、比較結果に応じて当該出力信号から同期 信号を分離する比較手段と、

上記比較手段による出力信号に基づき、上記クランプ回路の第1のレベル調整回路と第2のレベル調整回路とを相互に動作状態と停止状態に保持する制御信号を上記クランプ回路に出力する制御信号生成手段とを有する同期分離回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、テレビジョン受信機などに用いられるクランプ回路およびそれを用いた同期分離回路に関するものである。

[0002]

【従来の技術】テレビジョン受信機などにおいて、映像 検波器の出力には、映像信号と同期信号が一体化した信 号、いわゆる複合映像信号(コンポジット信号)が得られる。この複合映像信号から同期信号を分離し、同期信号を生成するために、クランプ回路、比較回路(コンパレータ)などによって構成された同期分離回路が用いられる。

【0003】一般的に、複合映像信号の同期分離に用いられているクランプ回路では、ダイオードクランプが多用されている。ダイオードクランプの時定数を長くとると垂直同期サグ(歪み)が発生し、時定数を短くすると水平同期サグが発生する。

【0004】図5はクランプ回路に垂直サグおよび水平サグが発生した場合の同期信号の波形を示す図である。図5において、 V_{DC} はクランプ直流電圧、 V_{TH} は基準電圧をそれぞれ示している。また、図5(a)は理想的な時定数の場合の同期信号の波形を示し、図5(b)は垂直サグが発生した場合の同期信号の波形を示し、図5(c)は水平サグが発生したときの同期信号の波形を示している。

【0005】図5(a)に示すように、クランプ回路では、クランプ直流電圧 V_{DC} に対して、コンパレータの基準電圧 V_{TH} が設けられて、同期パルス(シンクパルス)が発生される。時定数を大きくとると、垂直サグが発生する。垂直サグが出ると図5(b)に示す様に、同期信号に対して V_{TH} がずれるため、同期信号の立ち下がり、立ち上がりの傾きの分だけ、クランプ回路により分離された同期信号には遅延が生じてしまう。これにより、同期信号の周期が不安定な状態になり、すなわち、同期信号がゆれると画像表示装置の表示画面にジッター(画像の水平方向揺れ)となって現われる。

【0006】垂直サグをなくすため、時定数を小さくとると、図5(c)の様に水平サグが大きくなる。水平サグが大きくなると図5(c)の点線の様に、入力シンク縮み、すなわち、入力同期信号が縮んだ時(実際の場合、-7dBまで入力同期信号は縮む可能性がある)クランプ回路のペデスタルレベルが割り込んでしまい(または同期信号の先端部が水平サグで V_{TH} を越え)同期分離エラーが生じてしまう。そこで両者の妥協点で設定していたため、ジッター特性が良くなかった。

【0007】また、同期式クランプを使用することも考えられるがこの場合 I Cに対して容量接合用の入出力ピンをそれぞれ設ける必要があるという欠点があった。このため、ジッター、入力シンク縮み等に対して求められる特性を得ることができる、いわゆるダブルクランプ回路が提案されている。

【0008】ここで、一般的に同期分離に使用されているダブルクランプ回路の一例を示し、その動作について説明する。図6はダブルクランプ回路の一例を示す回路図である。図6において、110はローパスフィルタ、100、101はクランプ回路、120、121はコンパレータ、130はパルス発生回路、 C_{S1} , C_{S2} はキャ

パシタ、 V_{S1} , V_{S2} は定電圧源、 T_{IN} は入力端子、 T_{IN} は出力端子をそれぞれ示している。

【0009】入力端子TrNに複合映像信号が入力され、 ローパスフィルタ110によって、複合映像信号内の高 周波成分が除去される。そして、ローパスフィルタ11 Oの出力信号が、キャパシタCs1, Cs2を介してそれぞ れクランプ回路100、101に入力される。定電圧源 V_{s1} によって、クランプ回路100、101に、クラン プ直流電圧Vocが供給され、また、定電圧源Vs2によっ て、コンパレータ120、121に基準電圧V_{τH}がそれ ぞれ供給されている。クランプ回路100、101によ り、複合映像信号内の同期信号が分離され、さらにコン パレータ120、121により、分離された同期信号と 基準電圧VTRとが比較され、その結果に応じてシンクパ ルスSPが発生される。パルス発生回路130によって 発生されたクランプパルスCLMPがクランプ回路10 1に供給され、クランプ回路101およびコンパレータ 121により、精度の高いシンクパルスSPが発生さ れ、出力端子 T_{0UT} に出力される。

【0010】図示のように、従来型のダブルクランプ回路においては、キャパシタ C_{s1} , クランプ回路100、コンパレータ120により第1の同期回路が構成され、さらに、キャパシタ C_{s2} 、クランプ回路101、コンパレータ121により第2の同期回路が構成されている。第1の同期回路により、ラフにクランプが行われる。このため、この第1の同期回路はダイオードクランプでも良い。そしてキャパシタ C_{s1} を介して入力された複合映像信号に対して、この第1の同期回路によって同期分離が行われ、分離された同期信号を使用して、パルス発生回路130によりクランプパルスCLMPが生成され、第2の同期回路のクランプ回路101に入力される。

【0011】第1のクランプ回路から得られたクランプパルスCLMPを用いて、キャパシタ C_{52} 、クランプ回路101およびコンパレータ121により構成された第2の同期回路によって同期クランプが行われる。同期クランプなので垂直サグ、水平サグがほとんどなく、必要とされた同期信号の精度を得ることができる。

[0012]

【発明が解決しようとする課題】ところで、上述した従来のダブルクランプ回路においては、通常型の同期クランプとなるため、キャパシタ C_{s2} の容量値が大きく、たとえば、 0.1μ F $\sim1\mu$ F、キャパシタ C_{s2} をIC外で使用する必要がある。また、クランプパルスCLMPと、キャパシタ C_{s2} を通る信号系の遅延時間を考慮すると、($C_{s1}=C_{s2}$)とする必要もあるため、回路構成が複雑なり、回路規模も大きくなってしまうという問題がある

【0013】本発明は、かかる事情に鑑みてなされたものであり、その目的は、同期信号の歪みによるジッターの発生を抑制でき、入力信号のシンク縮みに影響され

ず、入力同期信号に対して出力信号の遅延差が一定に保持でき、使用する容量素子を小さくでき、I C に内蔵できることはもとより、I C の端子数を削減でき、回路構成を簡単化でき、消費電力の低減を図れるクランプ回路およびそれを用いた同期分離回路を提供することにある。

[0014]

【課題を解決するための手段】上記目的を達成するため、本発明は、主信号と当該主信号とは異なるレベルにある同期信号を含む複合信号に、上記同期信号を分離するための直流電圧を入力ノードのレベルに基づきクランプした出力信号を得る第1の回路と、複合信号の入力状態に応じて、上記入力ノードのレベルをあらかじめ設定した基準レベルに調整する第2の回路とを有する。

【0015】また、本発明では、上記第2の回路は、上記複合信号の入力期間中に、上記入力ノードのレベルが上記基準レベル以下のとき、当該基準レベルまで上昇させ、上記基準レベル以上のとき、当該基準レベルまで降下させる第1のレベル調整回路と、上記複合信号の無入力期間中に、上記入力ノードのレベルが上記基準レベル以下のとき、当該入力ノードのレベルを上記基準レベルに保持する第2のレベル調整回路とを有する。

【0016】さらに、本発明では、クランプ回路と、上記クランプ回路により得た出力信号と所定の電圧レベルとを比較し、比較結果に応じて当該出力信号から同期信号を分離する比較手段と、上記比較手段による出力信号に基づき、上記クランプ回路の第1のレベル調整回路と第2のレベル調整回路とを相互に動作状態と停止状態に保持する制御信号を上記クランプ回路に出力する制御信号生成手段とを有する。

【0017】本発明によれば、クランプ回路の第1の回 路により、複合信号入力ノードのレベルに応じて所定の 直流電圧にクランプされた同期信号が出力され、また、 第22の回路により、入力ノードのレベルがあらかじめ 設定された基準レベルに調整される。たとえば、第2の 回路に第1と第2のレベル調整回路が設けられ、同期信 号の入力期間中に、第1のレベル調整回路が動作状態に 設定され、クランプ回路の出力ノードのレベルが基準レ ベル以下のとき、基準レベルまで上げられ、出力ノード のレベルが基準レベル以上のとき、基準レベルまで下げ られる。同期信号以外の複合信号の入力または無信号入 力期間中には、第2のレベル調整回路が動作状態に設定 され、入力ノードのレベルが所定の基準レベル以下のと き、当該基準レベルまで上げられる。これにより、クラ ンプ回路から基準レベルにクランプされた同期信号が出 力される。

【0018】また、クランプ回路の出力信号に基づき、 比較回路により同期信号が分離され、分離された同期信 号が出力される。また、出力された同期信号によりクラ ンプ回路を構成する第1と第2のレベル調整回路が相互 に動作と停止状態に制御される。この結果、入力ノードに入力された複合信号の直流レベルの変動に影響されず、クランプ回路により所定の直流電圧にクランプされた同期信号が得られ、ジッターの発生を抑制できる。さらに、複合信号の入力ノードに設けられたキャパシタの容量を低減できることにより、キャパシタをICに内蔵でき、回路の構成を簡単化できる。

[0019]

【発明の実施の形態】

第1実施形態

図1は、本発明に係るクランプ回路100aの一実施形態を示す回路図である。図1において、 AMP_1 , AMP_2 は増幅器、 C_1 がキャパシタ、 P_5 は P_1 は P_2 は増幅器、 P_3 は P_4 は P_5 は P_5 は P_5 は P_7 は P_7 に P_7 は P_7 に P_7 は P_7 に $P_$

【0020】入力端子T_{IN}が増幅器AMP₁の入力端子 に接続され、増幅器AMP」の出力端子がキャパシタC $_1$ を介してノード ND_1 に接続されている。ノード ND $_1$ と電源電圧 V_{CC} の供給線1との間にトランジスタ P_5 が接続され、ノードND1 と接地線2との間にトランジ スタQ₄ が接続されている。トランジスタP₅ のエミッ タは電源電圧Vccの供給線1に接続され、ベースはディ テクタDET₁ に接続され、コレクタがノード ND_1 に 接続されている。また、トランジスタQ〟のコレクタが ノードND₁ に接続され、トランジスタQ₄ のエミッタ が接地線2に接続され、ベースがディテクタDET2に 接続されている。このように、トランジスタ P_5 , Q_4 およびディテクタDET, DET, により、オフセッ ト調整回路を構成し、ノード ND_1 の電位 V_{ND1} および 出力端子T。の電位V。を定電圧源V,により設定され たクランプ直流電圧VDCに調整する。

【OO21】増幅器 AMP_2 の入力端子がノード ND_1 に接続され、増幅器 AMP_2 の出力端子がクランプ回路の出力端子 T_8 に接続され、また、増幅器 AMP_2 の出力端子がディテクタDE T_1 の入力端子 T_1 に接続され、ノード ND_1 がディテクタDE T_2 の入力端子 T_3 に接続されている。さらに、ディテクタDE T_1 ,DE T_2 の入力端子 T_2 , T_4 がそれぞれ定電圧源 V_1 に接続され、これによりクランプ直流電圧 V_D Cが供給されている。

【0022】ディテクタ DET_1 は、たとえば、差動入力端子 T_1 , T_2 を有する差動増幅回路によって構成され、一方の差動入力端子 T_1 が増幅器 AMP_2 の出力端

子に接続され、他方の差動入力端子 T_2 が定電圧源 V_1 に接続されている。ディテクタDE T_1 はクランプパルスCLMPがアクティブ期間中に動作する。

【0023】ディテクタDET $_1$ が動作するとき、たとえば、入力端子T $_1$ に入力された信号のレベルが入力端子T $_2$ に印加された定電圧源 V_1 のクランプ直流電圧 V_{DC} より高いとき、ディテクタDET $_1$ によりトランジスタQ $_4$ を導通させる信号を出力して、トランジスタQ $_4$ を導通させる。これにより、ノードND $_1$ にディスチャージ電流が供給され、キャパシタC $_1$ がディスチャージされる。一方、入力端子T $_1$ に入力された信号のレベルが入力端子T $_2$ に印加された定電圧源 V_1 のクランプ直流電圧 V_{DC} より低いとき、ディテクタDET $_1$ により、トランジスタP $_5$ を導通させる信号を出力して、トランジスタP $_5$ を導通させる信号を出力して、トランジスタP $_5$ を導通させる。これにより、ノードND $_1$ にチャージ電流が供給され、キャパシタC $_1$ がチャージされる。

【0024】ディテクタDET $_2$ は、たとえば、差動入力端子T $_2$ 、 T_4 を有する差動増幅回路によって構成され、一方の差動入力端子T $_3$ がノードND $_1$ に接続され、他方の差動入力端子T $_4$ が定電圧源V $_1$ に接続されている。ディテクタDET $_2$ はクランプパルスCLMPを受け、クランプパルスCLMPが非アクティブのときに動作する。

【0025】ディテクタDET $_2$ が動作するとき、たとえば、入力端子T $_3$ に入力された信号のレベルが入力端子T $_4$ に印加された定電圧源 V_1 のクランプ直流電圧 V_{DC} より低いとき、ディテクタDET $_2$ により、トランジスタ P_5 を導通させる信号を出力させる信号を出力して、トランジスタ P_5 を導通させる。これにより、ノード ND_1 にチャージ電流が供給され、キャパシタ C_1 がチャージされる。

【0026】図1に示すクランプ回路においては、入力端子 T_{IN} に入力された複合映像信号が増幅器 AMP_1 によって増幅されたあと、キャパシタ C_1 を介してノード ND_1 に入力される。ノード ND_1 の電位 V_{ND1} がトランジスタ P_5 、 Q_4 およびディテクタDE T_1 ,DE T_2 により構成されたオフセット調整回路により、定電圧源 V_1 により設定されたクランプ直流電圧 V_{DC} に調整される。

【0027】また、ディテクタDET $_1$ はクランプパルスCLMPに同期して動作を行い、ディテクタDET $_2$ がディテクタDET $_1$ と相互に動作する。すなわち、ディテクタDET $_1$ がクランプパルスCLMPに応じて、クランプパルスCLMPのアクティブのときに動作し、それ以外のとき動作せず、ディテクタDET $_2$ がクランプパルスCLMPがアクティブ状態以外のとき動作する。

【0028】入力端子 T_{IN} に同期信号が入力されていな

いとき、ディテクタDET $_2$ は動作し、これによりノードND $_1$ の電位 V_{ND1} が定電圧源 V_1 により設定されたクランプ直流電圧 V_{DC} のレベルに設定され、増幅器AMP $_2$ を介して、同期信号出力端子T $_8$ に出力される。一方、入力端子T $_{IN}$ に同期信号が入力されたとき、クランプパルスCLMPがアクティブのときにディテクタDET $_1$ が動作状態に切り換わり、ディテクタDET $_2$ が非動作状態に切り換わる。

【0029】これにより、クランプパルスCLMPがアクティブのときにおいて、ノード ND_1 の電位 $\mathrm{V}_{\mathrm{ND}1}$ が定電圧源 V_1 により設定されたクランプ直流電圧 V_{DC} のレベルと略同等のレベルに設定され、増幅器AMP $_2$ により増幅され、出力端子 T_{S} に出力される。なお、分離された同期信号は、たとえば、後段のコンパレータ(図示せず)に入力され、コンパレータにより、基準電圧 V_{TH} と比較され、その結果に応じてシンクパルスSPが発生される。

【0030】図2は本発明に係るクランプ回路100bの一例を示す回路図であり、図1に示すクランプ回路の具体例である。図2に示すように、このクランプ回路は、リーク調整部10、増幅器AMP $_2$ 、オフセット調整部20、ディテクタDET $_1$ 、ディテクタDET $_2$ によって構成されている。

【0031】リーク調整部10はpnp型トランジスタ P_1 , P_2 、npn型トランジスタ Q_1 、定電流源 I_1 によって構成されている。トランジスタ Q_1 のコレクタが電源電圧 V_{CC} の供給線1に接続され、ベースがトランジスタ P_1 のコレクタに接続され、エミッタは定電流源 I_1 を介して接地線2に接続されている。トランジスタ P_1 と P_2 のエミッタが電源電圧 V_{CC} の供給線1に接続され、ベースが互いに接続され、トランジスタ P_1 のコレクタに接続されている。すなわち、トランジスタ P_1 , P_2 によって、カレントミラー回路が構成されている。トランジスタ P_2 のコレクタがノード ND_1 に接続されている。

【0032】増幅器AMP $_2$ はpnp型トランジスタP $_3$ 、 P_4 、npn型トランジスタ Q_2 、 Q_3 および定電流源 I_2 によって構成されている。トランジスタ Q_2 のコレクタがトランジスタ P_3 のコレクタに接続され、ベースがノードND $_1$ に接続され、トランジスタ Q_3 のコレクタがトランジスタ P_4 のコレクタに接続され、また、ベースとコレクタが出力端子 T_8 に共通に接続されている。トランジスタ P_3 、 P_4 はリーク調整部10のトランジスタ P_1 、 P_2 と同様にカレントミラー回路を構成している。トランジスタ Q_2 と Q_3 のエミッタされている。すなわち、トランジスタ Q_2 と Q_3 により、差動増幅回路が構成され、差動増幅回路の一方の入力端子がノードND $_1$ に接続され、他方の入力端子が出力端子 T_8 に接続されている。

【0033】オフセット調整部20はpnp型トランジスタ P_5 , P_6 、npn型トランジスタ Q_4 , Q_5 によって構成されている。トランジスタ P_5 のコレクタがノード ND_1 に接続され、さらにトランジスタ Q_4 を介して接地されている。トランジスタ P_6 のコレクタがトランジスタ Q_5 を介して接地されている。トランジスタ P_6 , P_6 がカレントミラー回路を構成している。

【0034】ディテクタDET₁ は定電流源 I_3 、pnp型トランジスタP₇, P₈、npn型トランジスタQ $_6$, Q_7 によって構成されている。トランジスタ P_7 , P。のエミッタが共通に接続され、接続点が定電流源 I gを介して、電源電圧Vccの供給線1に接続されてい る。トランジスタ P_7 のベースが出力端子 T_8 に接続さ れ、トランジスタ P_8 のベースが定電圧源 V_1 に接続さ れている。トランジスタP₇ のコレクタがトランジスタ Q₆を介して接地され、トランジスタP₈のコレクタが トランジスタQァを介して接地されている。すなわち、 トランジスタP7 とP8 によって差動増幅回路が構成さ れ、差動増幅回路の一方の入力端子が出力端子T。に接 続され、他方の入力端子が定電圧源V₁ に接続されてい る。また、トランジスタQ6 とオフセット調整部20の トランジスタQ₅ によってカレントミラー回路が構成さ れ、トランジスタQ7 とオフセット調整部20のトラン ジスタQ4 によってカレントミラー回路が構成されてい る。

【0035】ディテクタDET $_2$ は定電流源 I_4 、pn p型トランジスタ P_9 , P_{10} 、npn型トランジスタ Q_9 によって構成されている。トランジスタ P_9 と P_{10} の エミッタが共通に接続され、接続点が定電流源 I_4 を介して電源電圧 V_{cc} の供給線 1 に接続され、トランジスタ P_9 のベースが出力端子 T_8 に接続され、コレクタがトランジスタ Q_9 を介して接地されている。トランジスタ P_{10} のベースが定電圧源 V_1 に接続され、コレクタが接地されている。すなわち、トランジスタ P_9 と P_{10} によって差動増幅回路が構成され、差動増幅回路の一方の入力端子が出力端子 T_8 に接続され、他方の入力端子が定電圧源 V_1 に接続されている。なお、トランジスタ Q_9 とディテクタDE T_1 のトランジスタ Q_9 によってカレントミラー回路が構成されている。

【0036】定電圧源 V_1 がディテクタDE T_1 、ディテクタDE T_2 にクランプ直流電圧 V_{DC} を供給し、定電流源 I_2 は増幅器 AMP_2 に定電流($i_2=i$)を供給し、定電流源 I_1 はリーク調整部10のトランジスタ Q_1 のエミッタに定電流($i_1=i/2-x$)を供給する。ここでは、xは微小な電流値を示している。

【0037】ディテクタDET $_1$ の定電流源 I_3 はクランプパルスCLMPのアクティブ期間中に定電流 i_c を供給し、それ以外の時間に定電流の供給が停止する。ディテクタDET $_2$ の定電流源 I_4 は定電流源 I_3 と同様に定電流 i_c を供給するが、定電流源 I_3 と相互に動作

する。すなわち、クランプパルスCLMPがアクティブ以外のとき、定電流 $\mathbf{i}_{\mathbb{C}}$ を供給し、クランプパルスCLMPがアクティブ期間中に定電流の供給を停止させる。 【0038】図3はノードN D_1 の電圧 $V_{\text{ND}1}$ を示す波形図である。以下、図2に示す回路図および図3に示す波形図を参照しながら、本第1の実施形態のクランプ回路の動作について説明する。まず、同期信号が未入力のときについて説明する。同期信号が入力されていない時、クランプパルスCLMPが非アクティブ状態となり、定電流源 \mathbf{I}_{3} により定電流の供給が行われず、定電流源 \mathbf{I}_{4} により定電流の供給が行われる。これによって、ディテクタDET $_{1}$ が動作せず、ディテクタDET $_{2}$ のみが動作する。

【0039】この状態において、入力端子 T_{IN} に入力された複合映像信号がキャパシタ C_1 を介して、ノード N_1 に入力される。出力端子 T_2 に出力された同期信号がディテクタDE T_1 を構成するトランジスタ P_2 およびディテクタDE T_2 を構成するトランジスタ P_3 のベースにそれぞれ入力される。

【0040】ディテクタDET $_2$ においては、トランジスタP $_{10}$ のベースには、定電圧源 V_1 によってクランプ直流電圧 V_{DC} が印加されている。このため、たとえば、出力端子T $_8$ の電位 V_{ND1} がクランプ直流電圧 V_{DC} により低い場合、トランジスタP $_9$ が導通状態となり、トランジスタP $_9$ のコレクタに電流 i_{p9} が流れる。この電流 i_{p9} がトランジスタQ $_8$ とQ $_9$ により構成されたカレントミラー回路によってトランジスタQ $_8$ のコレクタに折り返され、さらに、トランジスタP $_5$ のコレクタに折り返される。

【0041】また、このとき、ディテクタDET₁ の定電流源 I_3 に電流が流れず、ディテクタDET₁ が動作しないので、トランジスタ Q_7 には電流は流れない。トランジスタ Q_7 とカレントミラー回路を構成するトランジスタ Q_4 は非導通状態に保持され、そのコレクタには電流が流れない。このため、トランジスタ P_5 のコレクタに折り返された電流 i_{pg} がノード ND_1 に入力され、キャパシタ C_1 はこれによってチャージされ、ノード ND_1 の電位 V_{ND1} が上昇する。

【0042】一方、出力端子 T_8 の電位 V_{ND1} が定電圧源 V_1 の電圧値 V_{DC} より高い場合、トランジスタ P_9 が非導通状態となり、トランジスタ P_{10} が導通状態となる。このため、定電流源 I_4 によって発生された定電流 i_C がトランジスタ P_9 側に流れず、トランジスタ P_{10} 側に流れ込む。これによって、キャパシタ C_1 に対するチャージが停止し、ノード ND_1 の電位 V_{ND1} が略クランプ直流電圧 V_{DC} レベルに保持される。

【0043】ノード ND_1 が増幅器 AMP_2 を構成するトランジスタ Q_2 のベースに接続されているので、トランジスタ Q_2 のベース電流によって、キャパシタ C_1 が

ディスチャージされ、ノードND1 の電位 V_{ND1} が徐々に下がっていく傾向がある。ノードND1 の電位 V_{ND1} がディテクタDET2 を構成するトランジスタ P_{10} のベースに印加された定電圧源 V_1 の電圧 V_{DC} より低くなると、前述したように、トランジスタ P_9 が導通状態となり、トランジスタ P_9 のコレクタに電流が流れ始まる。このため、トランジスタ P_9 の電流がオフセット調整部20を構成するトランジスタ P_3 のコレクタに折り返され、ノードND1 に入力され、キャパシタ C_1 がチャージされ、ノードND1 の電位が上昇する。

【0044】図3(a)はノードN D_1 の電圧 V_{ND1} を示しいる。図示のように、ノードN D_1 の電圧 V_{ND1} がクランプ直流電圧 V_{DC} より低いとき、キャパシタ C_1 がチャージされ、ノードN D_1 の電圧 V_{ND1} が上昇する。一方、トランジスタ Q_2 のベース電流により、キャパシタ C_1 がディスチャージされ、ノードN D_1 の電圧 V_{ND1} が徐々に降下するが、定電圧源 V_1 により設定されたクランプ直流電圧 V_{DC} より低くなると、キャパシタ C_1 がチャージされ、ノードN D_1 の電圧 V_{ND1} が上昇する。

【0045】以上の説明により、入力端子 T_{IN} に同期信号が入力されていないとき、動作状態に設定されているディテクタ DET_2 によって、ノード ND_I の電位が定電圧源 V_I によって供給されたクランプ直流電圧 V_{DC} に設定される。

【0.046】次に、同期信号が入力端子 T_{IN} に入力された場合について、回路の動作について説明する。なお、ここで、同期信号が負の極性を持つ信号とする。すなわち、クランプ直流電 EV_{DC} でバイアスされたような振幅変動を持った信号である。

【0047】同期信号が入力端子TINに入力された場合 に、入力信号の最下位電位がクランプ直流電圧Vpcにな るまでキャパシタ C_1 がチャージされる。図3(b)は キャパシタC」がチャージされ、同期信号の最下位の部 分がクランプ直流電圧VDCに近づく状態を示している。 【0048】クランプ回路の出力端子 T_S の電圧 V_S が クランプ直流電圧VDCに達すると、クランプ回路の次段 に接続されたコンパレータ (図示せず)が動作し始める ため、これに応じて、パルス発生回路(図示せず)によ り、クランプパルスCLMPが発生される。クランプパ ルスCLMPがアクティブ状態にあるとき、ディテクタ DET₁ に定電流i_c を供給する定電流源I₃ が動作状 態に設定され、ディテクタDET₂に定電流 i_c を供給 する定電流源 I4 が停止状態に切り換えられる。ディテ クタDET」が動作し始めると、本クランプ回路は、ほ ぼ同期クランプとして動作する。このため、ディテクタ DET_1 を構成するトランジスタ P_7 および P_8 がつり 合うように動作し、これにより、同期信号のレベルがク ランプ直流電圧Vpcに持ち上げられる。

【0049】たとえば、同期信号のレベルがクランプ直

流電圧 V_{DC} より高い場合に、ディテクタDET $_1$ において、トランジスタ P_7 が非導通状態となり、トランジスタ P_8 が導通状態となる。定電流源 I_3 により発生された定電流 I_c はトランジスタ P_8 側に流れ込み、トランジスタ Q_7 , Q_4 によって構成されたカレントミラー回路により折り返され、また、このとき、トランジスタ P_6 , P_6 により構成されたカレントミラー回路にほとんど電流が流れず、トランジスタ Q_4 のコレクタに流れる電流により、キャバシタ Q_1 がディスチャージさ、ノード ND_1 の電位が下がる。

【0050】一方、逆に同期信号のレベルがクランプ直流電圧 V_{DC} より低い場合に、ディテクタDET $_1$ において、トランジスタ P_7 が導通状態となり、トランジスタ P_8 が非導通状態となる。定電流源 I_3 により発生された定電流 I_C はトランジスタ P_7 側に流れ込み、トランジスタ Q_5 , Q_6 によって構成されたカレントミラー回路により折り返され、さらにトランジスタ P_5 , P_6 によって構成されたカレントミラー回路により折り返され、ノード ND_1 に流れ込む。また、このとき、トランジスタ Q_4 に電流がほとんど流れず、キャパシタ C_1 がノード ND_1 に流れ込んだ電流によりチャージされ、ノード ND_1 の電位が上昇する。

【0051】これにより、同期信号のレベルがクランプ 直流電圧Vpcに設定される。ここで、同期信号に水平サ グを持った信号が入力端子TINに入力された場合、ノー ドND₁ におけるチャージの時定数が速ければ、水平サ グが吸収される。この場合の時定数は、定電流源 I3 に より発生された定電流 ic の電流値とキャパシタC1の 容量により決定される。すなわち、チャージの時定数が 1 H (同期信号の1周期分)以下であれば、クランプパ ルスCLMPの1周期分以内で水平サグが抑制される。 【0052】クランプパルスCLMPが非アクティブの 期間中、すなわち、同期信号が終了してから次の同期信 号が始まるまでの間、増幅器AMP。において、トラン ジスタQ。のベース電流がリーク電流として、キャパシ タC」がディスチャージされ、ノードND」の電位が引 き下がり、出力信号に水平サグがあるようにみえる。リ ーク調整部10に、増幅器AMP2 を構成する定電流源 I2の電流iの半分に等しい電流を発生する定電流源I **」が設けられている。定電流源 I 」により発生された定** 電流 i_1 がトランジスタ Q_1 のエミッタに入力される。 これによって、トランジスタ Q_1 のベース電流が(i $q_{1B} = i_1 / h_{FE}$) となる。ここで、 h_{FE} はトランジス PQ_1 の電流増幅率とする。トランジスタ P_1 と P_2 に よって構成されたカレントミラー回路により、トランジ スタ Q_1 のベース電流 i_{all} がトランジスタ P_2 のコレ クタに折り返され、ノードND₁ に入力されるので、ト ランジスタQ。のベース電流の補償となる。このよう に、トランジスタQ₂のベース電流によるリークは補償 されるので、これに伴うノードND₁の電圧の降下もな

くなり、水平サグが抑制される。

【0053】図3(c)はリーク電流による水平サグが発生した場合の波形を示し、図3(d)はリーク調整回路10によってトランジスタ Q_2 のベース電流を補償することにより、リーク電流による水平サグが抑制された同期信号の波形を示している。

【0054】しかし、ノード ND_1 におけるリーク電流がなくなると、ノード ND_1 の電位 V_{ND1} は電源電圧 V_{CC} 側に固定される恐れがある。このような状態になると、ディテクタDE T_1 が動作状態に設定されることはなくなり、クランプ回路は動作しなくなる。また、ディテクタDE T_2 においては、トランジスタ P_9 のベースに印加された電圧がクランプ直流電圧 V_{DC} より大きく設定されている限り、トランジスタ P_9 が非導通状態に設定されるので、同期信号分離の動作はしなくなる。

【0055】これを回避するため、リーク調整部10においては、定電流源 I_1 の電流値 i_1 は、i/2よりわずかに小さい値(i/2-x)とすることで(xは限りなく小さくする)、ノードND $_1$ の電位 V_{ND1} が電源電圧 V_{CC} 側へ固定されることが防止される。このため、リーク調整部10において、トランジスタ P_2 のコレクタによりノードND $_1$ に流れ込む電流値は増幅器AMP $_2$ のトランジスタ Q_2 のベース電流よりわずか小さくなり、ノードND $_1$ からトランジスタ Q_2 のベースに流れ込む微小なリーク電流により、緩やかにディスチャージされるが、インピーダンスが極めて高いのでキャパシタ C_1 の容量値を小さく設定することが可能であり、たとえば、 $10\sim50pF$ に設定することができる。

【0056】以上説明したように、本実施形態によれば、クランプ回路にクランプパルスCLMPアクティブ期間中に動作するディテクタDET₁とクランプパルス CLMP非アクティブ期間中に動作するディテクタDE T₂を設け、同期信号が入力されていないとき、ディテクタDET₂によりクランプ回路の出力レベルをクランプ直流電圧 V_{DC} に設定し、同期信号が入力されたとき、クランプパルスCLMPがアクティブになり、ディテクタDET₁により出力同期信号のレベルをクランプ直流電圧 V_{DC} に設定するので、リーク調整部10により水平サグの発生を抑制でき、入力信号のシンク縮みに影響されず、また、キャパシタC₁の容量を小さくできることにより、キャパシタをICに内蔵できる。その結果、ICの端子数を削減でき、回路構成の簡単化と低消費電力化を図れる。

【0057】第2実施形態

図4は図1のクランプ回路を採用した同期分離回路の回路図である。図4において、110はローパスフィルタ、AMPは増幅器、 C_1 はキャパシタ、100 aはクランプ回路、120はコンパレータ、130はパルス発生回路、 V_1 , V_2 は定電圧源、 $T_{\rm IN}$ は入力端子、 T_8 は同期信号出力端子、 $T_{\rm OUT}$ は同期パルス出力端子をそ

れぞれ示している。

【0058】クランプ回路100aは、たとえば、図2に示す二つのディテクタ、ディテクタDET₁ およびディテクタDET₂ を有するクランプ回路であり、パルス発生回路130によって発生されたクランプパルスCLMPに応じて、これらの二つのディテクタが相互に動作し、複合映像信号から同期信号を分離し、分離された同期信号を同期信号出力端子T $_{6}$ に出力する。

【0059】コンパレータ120はクランプ回路100 aからの同期信号を定電圧 \overline{y} により設定された基準電圧 V_{TH} とを比較し、比較の結果に応じて同期パルスS Pを発生し、出力端子 T_{OHT} に出力する。

【0060】このように構成された同期分離回路においては、入力端子 T_{IN} に入力された複合映像信号がローパスフィルタ110を介して、高周波成分が除去されたあと、クランプ回路100aに入力される。クランプ回路100aによって、同期信号が分離され、同期信号出力端子 T_s に出力され、さらに次段のコンパレータ120に転送される。コンパレータ120に転送される。コンパレータ120によって、クランプ回路100aによって分離された同期信号と定電圧源 V_2 によって設定された基準電 EV_{TH} とが比較され、比較の結果に応じて、シンクパルスSPが発生され、出力端子 T_{00T} に出力される。また、シンクパルスSPがパルス発生回路130に入力され、これに応じて、クランプパルスCLMPが発生され、クランプ回路100aに入力される。

【0061】本実施形態によれば、第1の実施形態に示すクランプ回路100aを用いて、複合映像信号から同期信号を分離し、分離された同期信号をコンパレータ120を用いてあらかじめ設定されたしきい値電圧 V_{TH} と比較し、同期信号レベルがしきい値電圧 V_{TH} より高いとき、シンクパルス SPを出力し、これに応じてパルス発生回路 130によりクランプパルス CLMPを発生し、

さらにクランプパルスCLMPによりクランプ回路の動作を制御するので、従来より簡単な回路構成で同期信号の分離を実現でき、入力のシンク縮みに影響されず、精度の高い同期信号が得られる。

[0062]

【発明の効果】以上説明したように、本発明の同期分離 回路によれば、入力のシンク縮みに影響されず、ジッターの発生を抑制できる。また、キャパシタの容量を小さくでき、キャパシタを I C に内蔵できる。その結果、 I C の端子数を削減でき、回路の構成を簡単化でき、消費 電力の低減を図れる利点がある。

【図面の簡単な説明】

【図1】本発明に係るクランプ回路の実施形態を示す回路図である。

【図2】第1の実施形態におけるクランプ回路の回路図である。

【図3】第1の実施形態における信号の波形図である。

【図4】本発明に係る同期分離回路の実施形態を示す回路図である。


【図5】理想的な同期信号および歪みが発生した場合の 同期信号を示す波形図である。

【図6】従来の同期分離回路の一例を示す回路図である。


【符号の説明】


 $1\cdots$ 電源電圧 V_{CC} の供給線、 $2\cdots$ 接地線、100, 100 a, 100b…クランプ回路、 $10\cdots$ リーク調整部、 $20\cdots$ オフセット調整部、 AMP_1 , AMP_2 …増幅器、 DET_1 , DET_2 …ディテクタ、 P_1 , P_2 , …, P_{10} … P_1 P_2 P_3 …, P_{10} … P_1 P_2 P_3 …, P_3 …, P_4 P_5 P_5 P_6 …, P_8 P_8 …, P_8 P_8 …, P_8 P_8 …, P_8 …,

【図1】



【図4】





フロントページの続き

(72)発明者 西 剛俊 鹿児島県国分市野口北5番1号 ソニー国 分株式会社内